晶通科技亮相ICCAD 2025！CTO重磅解读2.5D/3D混合封装核心方案

11月20日至21日，2025集成电路发展论坛（成渝）暨第三十一届集成电路设计业展览会（ICCAD-Expo 2025）在成渝地区隆重举办。晶通科技携自主研发的2.5D/3D混合封装核心方案及全栈技术成果重磅参展，凭借前沿的技术突破与落地成果成为展会焦点，赢得行业各界高度关注。期间，晶通科技CTO王新发表《晶圆级嵌入式2.5D/3D混合封装方案与挑战》主题演讲，深度拆解大算力时代芯片封装的核心痛点与突破路径，为行业发展提供关键技术参考。

本次展会聚焦集成电路产业发展新趋势，汇聚了国内外众多知名企业、科研机构及行业专家，成为展现行业技术迭代、促进产业协同合作的核心平台。晶通科技展台前人头攒动，其展出的封装技术原型、核心器件及全场景解决方案，吸引了大量参会嘉宾驻足咨询，现场交流氛围热烈。众多行业伙伴表示，晶通科技的技术成果精准契合当前市场对高性能、高性价比芯片封装的需求，期待未来开展深度合作。

聚焦核心技术解读混合封装新方案

在人工智能大算力浪潮的推动下，芯片性能需求持续攀升，传统封装方式已难以兼顾性能提升与成本控制的双重诉求。王新在演讲中指出，当前芯片设计与制造环节正越来越多地采用Chiplet（芯粒）技术以实现最优性价比，而在封装环节，Hybrid package（混合封装）已成为平衡性能与成本的关键路径，其核心在于构建芯片Chip、中介层interposer、基板substrate三级封装架构。

针对Hybrid package技术的特点与行业普遍面临的挑战，王新重点分享了晶通科技的突破性成果——自主研发的晶圆级嵌入式2.5D/3D混合封装方案。他从封装架构设计、核心工艺流程、性能测试数据等多维度进行详细解析，强调该方案通过对中介层interposer的技术改善与优化，有效突破了传统封装在信号传输效率、集成密度、带宽等方面的瓶颈。

据介绍，该方案采用晶圆级嵌入式工艺，相较传统Si interposer 2.5D封装方案，成本降低30%以上；与常规基板封装相比，功耗与带宽性能提升约20%，热阻降低10%，同时实现封装尺寸的有效缩减，在性能、成本、尺寸三大核心维度形成全面突破。

全栈能力亮相赋能多元应用场景

除核心混合封装方案外，王新还对晶通科技的全系列封装解决方案进行了系统剖析。目前，晶通科技已构建起覆盖bumping/WLCSP、多芯片fan out SiP、以及Chiplet集成的PoP、2.5D/3D封装等一系列基于晶圆级封装平台的产品矩阵，可适配消费电子、汽车电子、工业控制、人工智能、数据中心等多元应用场景。

在技术特点方面，晶通科技的解决方案兼具高集成度、高可靠性、低功耗及成本可控等优势。演讲现场，不少参会专家对晶通科技的技术布局给予高度评价，认为其全栈式服务能力不仅满足当前市场需求，更为行业技术升级提供了坚实支撑。